DesignWare IP可協(xié)助高性能移動(dòng)SoC實(shí)現(xiàn)低漏電并縮小芯片面積
亮點(diǎn)：
?針對(duì)TSMC 12 FFC制程的DesignWare接口IP產(chǎn)品組合包括：USB、顯示端口（DisplayPort）、PCI Express、DDR、LPDDR、SATA、MIPI、以太網(wǎng)及HDMI。
?其12位數(shù)據(jù)轉(zhuǎn)換器，具備以SAR為基礎(chǔ)的高性能架構(gòu)，能降低功耗并縮小面積。
?邏輯庫(kù)、內(nèi)存編譯器以及高性能核心設(shè)計(jì)套件（Core Design Kit）能優(yōu)化整體SoC設(shè)計(jì)的速度和功耗。
新思科技（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）近日宣布：與臺(tái)灣集成電路制造股份有限公司（TSMC）共同開(kāi)發(fā)用于TSMC 12FFC制程的DesignWare®接口、模擬及基礎(chǔ)IP。通過(guò)為T(mén)SMC最新的低功耗制程提供更廣泛的IP組合，新思科技協(xié)助設(shè)計(jì)人員，靈活運(yùn)用該新制程在低漏電及較小面積上的操作優(yōu)勢(shì)。新思科技與TSMC在先進(jìn)制程技術(shù)的IP開(kāi)發(fā)上，擁有超過(guò)二十年的合作經(jīng)驗(yàn)，現(xiàn)階段已開(kāi)發(fā)出可支持7nm制程技術(shù)的強(qiáng)大IP組合。新思科技針對(duì)TSMC 12FFC制程開(kāi)發(fā)的DesignWare® IP，能讓設(shè)計(jì)人員加速進(jìn)行SoC的開(kāi)發(fā)，其內(nèi)容包含邏輯庫(kù)（logic libraries）、嵌入式內(nèi)存、嵌入式測(cè)試及修復(fù)、USB 3.1/3.0/2.0、USB-C 3.1/顯示器端口1.3、DDR4/3、LPDDR4X、PCI Express® 4.0/3.1/2.1、SATA 6G、HDMI 2.0、MIPI M-PHY和D-PHY以及數(shù)據(jù)轉(zhuǎn)換器IP。
TSMC設(shè)計(jì)基礎(chǔ)架構(gòu)營(yíng)銷事業(yè)部資深經(jīng)理Suk Lee表示：“多年以來(lái)，TSMC與新思科技在TSMC先進(jìn)FinFET制程方面，共同為設(shè)計(jì)人員提供最高質(zhì)量的IP全方面組合。而在最新的TSMC 12FFC制程上，新思科技開(kāi)發(fā)的IP解決方案也可有效協(xié)助設(shè)計(jì)人員改善SoC漏電狀況，同時(shí)降低整體成本。”
新思科技IP營(yíng)銷副總裁John Koeter指出：“隨著芯片設(shè)計(jì)不斷加入更多精密的功能，我們的客戶需要在SoC性能、功耗及面積方面提出更嚴(yán)格的要求。我們與TSMC緊密合作，針對(duì)TSMC 12FFC制程共同開(kāi)發(fā)了大量IP，確保設(shè)計(jì)人員能及時(shí)獲得最高質(zhì)量的IP解決方案，以達(dá)成設(shè)計(jì)目標(biāo)，加快產(chǎn)品上市。”
上市日程
用于TSMC 12FFC制程的DesignWare IP（包含USB 2.0/3.0/3.1/Type-C、顯示端口、PCI Express 4.0/3.0/2.0、SATA 6G、MIPI D-PHY/M-PHY、25G以太網(wǎng)、HDMI 2.0、DDR4/3和LPDDR4X以及12位數(shù)據(jù)轉(zhuǎn)換器）預(yù)計(jì)于今年第三季上市。
01月07日 18:14
